流水線技術(shù)是一種將每條指令分解為多步，并讓各步操作重疊，從而實現(xiàn)幾條指令并行處理的技術(shù)。程序中的指令仍是一條條順序執(zhí)行，但可以預(yù)先取若干條指令，并在當(dāng)前指令尚未執(zhí)行完時，提前啟動后續(xù)指令的另一些操作步驟。這樣顯然可加速一段程序的運行過程。
市場上推出的各種不同的1 6位/ 3 2位微處理器基本上都采用了流水線技術(shù)。如8 0 4 8 6和P e n t i u m均使用了6步流水線結(jié)構(gòu)，流水線的6步為：
（ 1 ） 取指令。C P U從高速緩存或內(nèi)存中取一條指令。
（ 2 ） 指令譯碼。分析指令性質(zhì)。
（ 3 ） 地址生成。很多指令要訪問存儲器中的操作數(shù)，操作數(shù)的地址也許在指令字中，也許要經(jīng)過某些運算得到。
（ 4 ） 取操作數(shù)。當(dāng)指令需要操作數(shù)時，就需再訪問存儲器，對操作數(shù)尋址并讀出。
（ 5 ） 執(zhí)行指令。由A L U執(zhí)行指令規(guī)定的操作。
（ 6 ） 存儲或"寫回"結(jié)果。zui后運算結(jié)果存放至某一內(nèi)存單元或?qū)懟乩奂悠鰽。
在理想情況下，每步需要一個時鐘周期。當(dāng)流水線*裝滿時，每個時鐘周期平均有一條指令從流水線上執(zhí)行完畢，輸出結(jié)果，就像轎車從組裝線上開出來一樣。P e n t i u m、Pentium Pro和Pentium II處理器的超標(biāo)量設(shè)計更是分別結(jié)合了兩條和三條獨立的指令流水線，每條流水線平均在一個時鐘周期內(nèi)執(zhí)行一條指令，所以它們平均一個時鐘周期分別可執(zhí)行2條和3條指令。
流水線技術(shù)是通過增加計算機硬件來實現(xiàn)的。例如要能預(yù)取指令，就需要增加取指令的硬件電路，并把取來的指令存放到指令隊列緩存器中，使M P U能同時進行取指令和分析、執(zhí)行指令的操作。因此，在1 6位/3 2位微處理器中一般含有兩個算術(shù)邏輯單元A L U，一個主A L U用于執(zhí)行指令，另一個A L U于地址生成，這樣才可使地址計算與其它操作重疊進行